PCB电路设计传输线效应

集萃丝印特印网　发布时间：2010-09-29 00:00:00 　阅读：398 　评论：

【集萃网观察】PCB板上的走线可等效为串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。

　　基于上述定义的传输线模型，归纳起来，传输线会对整个PCB电路设计带来以下效应:

　　? 反射信号Reflected signals

　　? 延时和时序错误Delay & Timing errors

　　? 多次跨越逻辑电平门限错误False Switching

　　? 过冲与下冲Overshoot/Undershoot

　　? 串扰Induced Noise （or crosstalk）

　　? 电磁辐射EMI radiation

　　1. 反射信号

　　如果一根走线没有被正确终结（终端匹配），那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起PCB设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起PCB设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身PCB设计结果，还会造成整个系统的失败。

　　反射信号产生的主要原因：过长的走线;未被匹配终结的传输线，过量电容或电感以及阻抗失配。

　　2. 延时和时序错误

　　信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。

　　通常在有多个接收端时会出现问题。PCB电路设计师必须确定最坏情况下的时间延时以确保PCB设计的正确性。信号延时产生的原因：驱动过载，走线过长。

　　3. 多次跨越逻辑电平门限错误

　　信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

　　4. 过冲与下冲

　　过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。

　　5. 串扰

　　串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。

　　信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。

　　6. 电磁辐射